

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2006/305131

International filing date: 15 March 2006 (15.03.2006)

Document type: Certified copy of priority document

Document details: Country/Office: JP
Number: 2005-091616
Filing date: 28 March 2005 (28.03.2005)

Date of receipt at the International Bureau: 13 April 2006 (13.04.2006)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse

PCT/JP 2006/305131 3/6

Pc-10032 6

24.3.2006

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application: 2005年 3月28日

出 願 番 号
Application Number: 特願2005-091616

パリ条約による外国への出願
に用いる優先権の主張の基礎
となる出願の国コードと出願
番号

The country code and number
of your priority application,
to be used for filing abroad
under the Paris Convention, is


J P 2005-091616

出 願 人
Applicant(s): ヤマハ株式会社

2006年 3月 9日

特許庁長官
Commissioner,
Japan Patent Office

中 嶋 誠



出証番号 出証特2006-3017037

【書類名】 特許願
【整理番号】 C33043
【提出日】 平成17年 3月28日
【あて先】 特許庁長官 殿
【国際特許分類】 G01R 33/09
【発明者】
 【住所又は居所】 静岡県浜松市中沢町10番1号 ヤマハ株式会社内
 【氏名】 佐藤 秀樹
【発明者】
 【住所又は居所】 静岡県浜松市中沢町10番1号 ヤマハ株式会社内
 【氏名】 涌井 幸夫
【特許出願人】
 【識別番号】 000004075
 【氏名又は名称】 ヤマハ株式会社
【代理人】
 【識別番号】 100064908
 【弁理士】
 【氏名又は名称】 志賀 正武
【選任した代理人】
 【識別番号】 100089037
 【弁理士】
 【氏名又は名称】 渡邊 隆
【手数料の表示】
 【予納台帳番号】 008707
 【納付金額】 16,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1
 【包括委任状番号】 9001626

【書類名】特許請求の範囲

【請求項 1】

基板の最上層の配線層上に、この配線層を覆うとともに平坦面を形成する平坦化層を形成し、この上にパッシベーション膜を成膜した後、

この上に厚膜を形成し、さらにこの厚膜上にレジスト膜を形成し、

このレジスト膜に、厚膜に形成する溝の形状に相当する凸状部が設けられた型を押し当てて溝形状を形成するとともに、このレジスト膜のうち、一部を除去し、残ったレジスト膜に加熱処理を施して、レジスト膜の側面を傾斜面となし、

次いで、レジスト膜と厚膜とを、そのエッチング選択比がほぼ 1 : 1 となるエッチング条件でエッチングし、溝を厚膜に形成し、

次に、厚膜の平坦面と上記溝の斜面ならびに頂部または底部に巨大磁気抵抗素子のバイアス磁石部を形成し、この上に巨大磁気抵抗素子膜を成膜した後、基板をマグネットアレイ上に置いて熱処理を施し、

次いで、巨大磁気抵抗素子膜の一部をエッチングにより除去して、厚膜の平坦面および溝の斜面に巨大磁気抵抗素子の帯状部を形成し、この上に保護膜を成膜することを特徴とする磁気センサの製造方法。

【請求項 2】

基板の最上層の配線層上に、この配線層を覆うとともに平坦面を形成する平坦化層を形成し、この上にパッシベーション膜を成膜した後、

この上に厚膜を形成し、さらにこの厚膜上にレジスト膜を形成し、

このレジスト膜に対向するように、厚膜に形成する溝に相当する部分に、この溝の中央に相当する位置から、溝の両端に相当する位置に向かって、単位面積当たりの数が次第に増加するように微細なパターンが設けられたフォトマスクを配置して、レジスト膜を露光し、現像してレジスト膜に溝形状を形成し、このレジスト膜のうち、一部を除去し、残ったレジスト膜に加熱処理を施して、レジスト膜の側面を傾斜面となし、

次いで、レジスト膜と厚膜とを、そのエッチング選択比がほぼ 1 : 1 となるエッチング条件でエッチングし、溝を厚膜に形成し、

次に、厚膜の平坦面と上記溝の斜面ならびに頂部または底部に巨大磁気抵抗素子のバイアス磁石部を形成し、この上に巨大磁気抵抗素子膜を成膜した後、基板をマグネットアレイ上に置いて熱処理を施し、

次いで、巨大磁気抵抗素子膜の一部をエッチングにより除去して、厚膜の平坦面および溝の斜面に巨大磁気抵抗素子の帯状部を形成し、この上に保護膜を成膜することを特徴とする磁気センサの製造方法。

【書類名】明細書

【発明の名称】磁気センサの製造方法

【技術分野】

【0001】

この発明は、磁気センサの製造方法に関し、特に1枚の基板に3個以上の巨大磁気抵抗素子を配置し、三軸方向の磁界の強さを検知することができる小型の磁気センサを得るようにしたものである。

【背景技術】

【0002】

本出願人は、既に特開2004-6752号公報により、1枚の基板上に3個以上の巨大磁気抵抗素子を配置してなり、三軸方向の磁界の強さを測定することができる磁気センサを提案している。

【0003】

この先行発明では、シリコン基板に溝を形成し、この溝の斜面にZ軸検知用の巨大磁気抵抗素子を配置し、基板平坦面にX軸検知用の巨大磁気抵抗素子とY軸検知用の巨大磁気抵抗素子を配置したもので、小型化が可能なものである。

また、これに引き続いて、基板上に酸化ケイ素からなる山部を形成し、この山部の斜面にZ軸検知用の巨大磁気抵抗素子を配置し、基板の平坦面にX軸検知用の巨大磁気抵抗素子とY軸検知用の巨大磁気抵抗素子を配置した三軸磁気センサを提案している。

【特許文献1】特開2004-6752号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

本発明は、これら先行発明の延長線上にあるもので、その課題とするところは、同様に、1枚の基板に3個以上の巨大磁気抵抗素子を配置し、三軸方向の磁界の強さを検知することができる小型の磁気センサを得ることにある。

【課題を解決するための手段】

【0005】

かかる課題を解決するため、

請求項1にかかる発明は、基板の最上層の配線層上に、この配線層を覆うとともに平坦面を形成する平坦化層を形成し、この上にパッシベーション膜を成膜した後、

この上に厚膜を形成し、さらにこの厚膜上にレジスト膜を形成し、

このレジスト膜に、厚膜に形成する溝の形状に相当する凸状部が設けられた型を押し当てて溝形状を形成するとともに、このレジスト膜のうち、一部を除去し、残ったレジスト膜に加熱処理を施して、レジスト膜の側面を傾斜面となし、

次いで、レジスト膜と厚膜とを、そのエッチング選択比がほぼ1:1となるエッチング条件でエッチングし、溝を厚膜に形成し、

次に、厚膜の平坦面と上記溝の斜面ならびに頂部または底部に巨大磁気抵抗素子のバィアス磁石部を形成し、この上に巨大磁気抵抗素子膜を成膜した後、基板をマグネットアレイ上に置いて熱処理を施し、

次いで、巨大磁気抵抗素子膜の一部をエッチングにより除去して、厚膜の平坦面および溝の斜面に巨大磁気抵抗素子の帯状部を形成し、この上に保護膜を成膜することを特徴とする磁気センサの製造方法である。

【0006】

かかる課題を解決するため、

請求項2にかかる発明は、基板の最上層の配線層上に、この配線層を覆うとともに平坦面を形成する平坦化層を形成し、この上にパッシベーション膜を成膜した後、

この上に厚膜を形成し、さらにこの厚膜上にレジスト膜を形成し、

このレジスト膜に対向するように、厚膜に形成する溝に相当する部分に、この溝の中央に相当する位置から、溝の両端に相当する位置に向かって、単位面積当たりの数が次第に

増加するように微細なパターンが設けられたフォトリソマスクを配置して、レジスト膜を露光し、現像してレジスト膜に溝形状を形成し、このレジスト膜のうち、一部を除去し、残ったレジスト膜に加熱処理を施して、レジスト膜の側面を傾斜面となし、

次いで、レジスト膜と厚膜とを、そのエッチング選択比がほぼ1:1となるエッチング条件でエッチングし、溝を厚膜に形成し、

次に、厚膜の平坦面と上記溝の斜面ならびに頂部または底部に巨大磁気抵抗素子のバイアス磁石部を形成し、この上に巨大磁気抵抗素子膜を成膜した後、基板をマグネットアレイ上に置いて熱処理を施し、

次いで、巨大磁気抵抗素子膜の一部をエッチングにより除去して、厚膜の平坦面および溝の斜面に巨大磁気抵抗素子の帯状部を形成し、この上に保護膜を成膜することを特徴とする磁気センサの製造方法である。

【発明の効果】

【0007】

請求項1に記載の発明によれば、溝の形成と、この溝の斜面への巨大磁気抵抗素子の形成と、ビア部およびパッド部の形成が一連のプロセスとして行えることになる。また、レジスト膜に、厚膜に形成する溝の形状に相当する凸状部が設けられた型を押し当てて溝形状を形成することにより、厚膜のエッチング工程において、所定の溝形状を形成し易くなる。これにより、溝の斜面をより均一な平坦面とすることができる。したがって、このような斜面に巨大磁気抵抗素子の帯状部が設けられた磁気センサを、Z軸センサの感知軸の向きが揃った、感度の高いものとすることができる。

【0008】

請求項2に記載の発明によれば、溝の形成と、この溝の斜面への巨大磁気抵抗素子の形成と、ビア部およびパッド部の形成が一連のプロセスとして行えることになる。また、レジスト膜に対向するように、厚膜に形成する溝に相当する部分に、この溝の中央に相当する位置から、溝の両端に相当する位置に向かって、単位面積当たりの数が次第に増加するように微細なパターンが設けられたフォトリソマスクを配置して、レジスト膜を露光し、現像してレジスト膜に溝形状を形成することにより、厚膜のエッチング工程において、所定の溝形状を形成し易くなる。これにより、溝の斜面をより均一な平坦面とすることができる。したがって、このような斜面に巨大磁気抵抗素子の帯状部が設けられた磁気センサを、Z軸センサの感知軸の向きが揃った、感度の高いものとすることができる。

【発明を実施するための最良の形態】

【0009】

(磁気センサ)

図1は、本発明の磁気センサの製造方法によって得られる磁気センサの一例を模式的に示すものであり、基板上の巨大磁気抵抗素子の配置を示すものである。

図1において、符号1は基板を示す。この基板1は、シリコンなどの半導体基板に磁気センサの駆動回路、信号処理回路などの半導体集積回路、配線層などが予め形成されており、この上に平坦化膜、パッシベーション膜、酸化ケイ素膜などからなる厚膜が順次積層されたものであり、これらの各膜は図示を省略してある。

【0010】

この基板1の厚膜上には、X軸センサ2と、Y軸センサ3と、Z軸センサ4とが設けられている。X軸センサ2は、図1に示した座標軸において、X方向に、Y軸センサ3は、同じくY方向に、Z軸センサ4は、同じくZ方向に感知軸を有するものである。

X軸センサ2は、4個の巨大磁気抵抗素子2a、2b、2c、2dから構成され、Y軸センサ3は、4個の巨大磁気抵抗素子3e、3f、3g、3hから構成され、Z軸センサ4は、4個の巨大磁気抵抗素子4i、4j、4k、4lから構成されている。

【0011】

X軸センサ2をなす4個の巨大磁気抵抗素子のうち、巨大磁気抵抗素子2a、2bは、基板1のほぼ中央部に並んで設けられ、残りの2個の巨大磁気抵抗素子2c、2dは、これらからやや離れた基板1の端部に互い並んで、巨大磁気抵抗素子2a、2bと対峙する

ように設けられている。

【0012】

Y軸センサ3をなす4個の巨大磁気抵抗素子のうち、巨大磁気抵抗素子3e、3fは、基板1の一方の端部側に配され、残りの2個の巨大磁気抵抗素子3g、3hは、基板1の他方の端部側に互いに並んで、巨大磁気抵抗素子3e、3fと対峙するように配置されている。

【0013】

Z軸センサ4をなす4個の巨大磁気抵抗素子のうち、2個の巨大磁気抵抗素子4k、4lは、巨大磁気抵抗素子3e、3fに近い位置に互いに並んで配され、残りの2個の巨大磁気抵抗素子4i、4jは、巨大磁気抵抗素子2a、2bからやや離れた位置に互いに並んで配置されている。

【0014】

これらの巨大磁気抵抗素子は、基本的には従来の巨大磁気抵抗素子と同様のもので、例えば、X軸センサ、またはY軸センサを例にすると、図2に示すように、4個の帯状部5、5、5、5と、これらの帯状部5、5、5、5を電氣的に直列に接続する3個のバイアス磁石部6、6、6とから構成されている。

帯状部5は、巨大磁気抵抗素子の本体をなす部分であり、細長い帯状の平面形状をなすものである。

【0015】

帯状部5は、磁化の向きが所定の向きに固定されたピンド層と、磁化の向きが外部磁界の向きに応じて変化するフリー層を備えたもので、具体的にはフリー層上に導電性のスペーサ層、ピンド層、キャッピング層を順次積層してなる多層金属薄膜積層物から構成されている。

【0016】

フリー層としては、例えば、コバルト-ジルコニウム-ニオブのアモルファス磁性層とニッケル-コバルトの磁性層とコバルト-鉄の磁性層との三層からなるものが用いられる。スペーサ層としては、例えば、銅からなるものが用いられる。ピンド層としては、例えば、コバルト-鉄の強磁性層と白金-マンガンの反磁性層との二層からなるものが用いられる。キャッピング層としては、例えば、タンタルからなるものが用いられる。

【0017】

バイアス磁石部6は、4個の帯状部5、5、5、5を電氣的に直列に接続するとともに、帯状部5の磁気特性を整えるためのバイアス磁界を帯状部5に印加するためのものである。また、このバイアス磁石部6は、例えば、コバルト-白金-クロム層とクロム層との二層からなる薄膜金属積層物から構成されている。

【0018】

基板1の平坦面に設けられたX軸センサ2およびY軸センサ3をなす巨大磁気抵抗素子2a、2b、2c、2d、3e、3f、3g、3hについての構造は、図2に示すように、4個の帯状部5、5、5、5と、3個のバイアス磁石部6、6、6とから構成されている。4個の帯状部5、5、5、5のうち、両外側の2個の帯状部5、5のバイアス磁石部6が接続されていない端部には配線層7、7が接続され、この配線層7、7は、図示しないビア部に接続されている。

【0019】

図3ないし図5は、Z軸センサ4をなす4個の巨大磁気抵抗素子のうち、巨大磁気抵抗素子4i、4jの構造を示すものである。他の巨大磁気抵抗素子4k、4lは、巨大磁気抵抗素子4i、4jと同様の構造となっているので、これについては説明を省略する。

【0020】

図3は、巨大磁気抵抗素子4i、4jの概略平面図であり、図4は、図3において破断線IV-IVで切断した概略断面図であり、図5は、巨大磁気抵抗素子の帯状部5とバイアス磁石部6の配置状態を模式的に示した斜視図である。

【0021】

図4において、符号1は基板を示し、符号11は基板1上に堆積された酸化ケイ素などからなる厚膜を示す。

この厚膜11には、この厚膜11を部分的に削り取って形成された4個のV字状の溝8、8、8、8が互いに並んで平行に設けられている。

【0022】

この溝8は、その深さが $3\mu\text{m}\sim 7\mu\text{m}$ 、長さが $250\mu\text{m}\sim 300\mu\text{m}$ とされる細長い形状の凹部となっており、その斜面の幅が $3\mu\text{m}\sim 8\mu\text{m}$ となっている。また、溝8の斜面と厚膜11表面とのなす角度は $30\sim 80$ 度、好ましくは 70 度程度となっている。

なお、図4では、溝8の斜面を平坦面として描いているが、実際には製造プロセス上、外方に向けてやや張り出した湾曲面となっている。

【0023】

また、これらの溝8、8、8、8の互いに隣接する8つの斜面には、斜面の長手方向に沿い、かつ斜面の中央部分の平坦性が良好な位置に、8個の巨大磁気抵抗素子の帯状部5、5、5、5が設けられている。

また、これら8つの斜面の内、第1の斜面8aに形成された帯状部5の一方の端部から溝8の底部8bを経て隣の第2の斜面8cに形成された帯状部5の一方の端部にかけてバイアス磁石部6が設けられて、電氣的に接続されている。

【0024】

また、第2の斜面8cに形成された帯状部5の他方の端部から溝8の頂部8dを跨ぐようにして隣の第3の斜面8eに形成された帯状部5の一方の端部にかけてバイアス磁石部6が設けられて、電氣的に接続されている。

さらに、第3の斜面8eに形成された帯状部5の他方の端部から溝8の底部8fを経て隣の第4の斜面8gに形成された帯状部5の一方の端部にかけてバイアス磁石部6が設けられて、電氣的に接続され、1個の巨大磁気抵抗素子4iが構成されている。

そして、同様にして残りの4個の帯状部5、5、5、5が3個のバイアス磁石部6、6、6によって直列に接続され、1個の巨大磁気抵抗素子4jが構成されている。

【0025】

また、厚膜11の平坦部に設けられたX軸センサ2およびY軸センサ3をなす巨大磁気抵抗素子と同様に、これら帯状部5、5、5、5のうち、両外側の2個の帯状部5、5のバイアス磁石部6が接続されていない端部には、配線層7、7が接続され、この配線層7、7は、図示しないビア部に接続されている。この配線層7は、この例では巨大磁気抵抗素子のバイアス磁石部6をなすマグネット膜から構成されており、これによりバイアス磁石部6と配線層7を同時に作製することができる。

【0026】

また、X軸センサ2をなす巨大磁気抵抗素子およびY軸センサ3をなす巨大磁気抵抗素子においては、図2に示すように、その感知軸は、帯状部5の長手方向に直交方向（図中の矢印の方向）で基板1の表面に平行に向けられている。また、帯状部5のピニング方向およびバイアス磁石部6のバイアス磁界の着磁方向は、帯状部5の長手方向に対して $30\sim 60$ 度、好ましくは 45 度で、基板1の表面に平行となっている。

【0027】

また、Z軸センサ4をなす巨大磁気抵抗素子4i、4jにおいては、図5に示すように、その感知軸は、帯状部5の長手方向に対して直交方向（図中の矢印の方向）で溝8の斜面に平行でかつ斜面の上向きに向けられている。また、帯状部5のピニング方向およびバイアス磁石部6のバイアス磁界の着磁方向は、帯状部5の長手方向に対して $30\sim 60$ 度、好ましくは 45 度で、溝8の斜面に平行で斜面の上向きとなっている。

【0028】

一方、Z軸センサ4をなす巨大磁気抵抗素子4k、4lにおいては、図6に示すように、その感知軸は、帯状部5の長手方向に対して直交方向（図中の矢印の方向）で溝8の斜面に平行でかつ斜面の下向きに向けられている。また、帯状部5のピニング方向およびバイアス磁石部6のバイアス磁界の着磁方向は、帯状部5の長手方向に対して $30\sim 60$ 度

、好ましくは45度で、溝8の斜面に平行で斜面の下向きとなっている。

【0029】

このような感知軸方向を得るためには、マグネットアレイを基板上方から接近させた状態で、基板を260～290℃にて、3時間～5時間加熱する加熱処理を施せばよく、これは従来のピニング処理と同様である。

【0030】

通常の巨大磁気抵抗素子では、感知軸方向とピニング方向とは、ともに帯状部の長手方向に対して直交方向で、基板表面に平行とされている。一方、本発明では、上述のように、帯状部5の感知軸方向とピニング方向とを異ならせることによって、巨大磁気抵抗素子の耐強磁界性が向上することになる。

【0031】

図7は、上述のX軸センサ2をなす4個の巨大磁気抵抗素子2a、2b、2c、2d、Y軸センサ3をなす4個の巨大磁気抵抗素子3e、3f、3g、3h、および、Z軸センサ4をなす4個の巨大磁気抵抗素子4i、4j、4k、4lの結線方法を示すもので、各軸センサの4個の巨大磁気抵抗素子の出力をブリッジ結線したものが示されている。

【0032】

このようなブリッジ結線を行うことで、図1の座標軸のX軸、Y軸、Z軸の正方向に磁界を印加した時に、それぞれのX軸センサ2、Y軸センサ3およびZ軸センサ4からの出力が増加し、逆方向に磁界を印加した時には、それぞれのX軸センサ2、Y軸センサ3およびZ軸センサ4からの出力が低下する特性が得られることになる。

【0033】

また、図1ないし図6では、図示していないが、X軸センサ2、Y軸センサ3およびZ軸センサ4を構成するすべての巨大磁気抵抗素子を含む基板1全面には、窒化ケイ素などのパッシベーション膜、ポリイミドなどの保護膜が被覆されており、各センサは外界から保護されている。

【0034】

図8は、基板1に設けられたビア部の構造の一例を示すもので、図8において符号21aは、ビア部を構成するアルミニウムなどからなる導体部を示し、この導体部21aは、下層の配線部に電気的に接続されている。

この導体部21aの表面の周辺部は、上述の平坦化膜22、パッシベーション膜23、厚膜11で覆われている。厚膜11の端縁部は、図示のように傾斜面となっている。

【0035】

さらに、導体部21の表面の中央部分は、配線膜25で被覆されており、この配線膜25は、上述の巨大磁気抵抗素子の配線層7に接続されている。この配線膜25も配線層7と同様にバイアス磁石部6をなすマグネット膜から構成されており、バイアス磁石部6と同時に作製することができる。

【0036】

この配線膜25は、図示のように、厚膜11の端縁部において、階段状の段差が形成されている。この段差部分の隅部では、プロセス上、配線膜25の厚みが薄くなって断線のおそれがある。このため、この段差部分および中央部分を覆うように、配線膜25上に保護導体膜26が積層されている。

【0037】

この保護導体膜26としては、この例では、巨大磁気抵抗素子の帯状部5をなす巨大磁気抵抗素子膜が用いられており、これによれば帯状部5の作製と同時に配線膜25上に保護導体膜26を積層できる。これによって、配線膜25の断線のおそれを回避できることになる。

さらに、このようなビア部には、窒化ケイ素などのパッシベーション膜27、ポリイミドなどの保護膜28が被覆され、外界から保護されている。

【0038】

このような磁気センサにあつては、1枚の基板1に、X軸センサ2、Y軸センサ3およ

びZ軸センサ4が配置されているので、小型の三軸磁気センサとして機能する。また、溝8の斜面の平坦性の良好な部分に巨大磁気抵抗素子の帯状部を形成することができ、感度に優れる磁気センサが得られる。

【0039】

ビア部の開口縁部でのバイアス磁石膜からなる配線膜25の上に巨大磁気抵抗素子膜からなる保護導体膜26が積層され、隅部での配線膜25の断線が生じるおそれが少なくなる。

さらに、帯状部5のビニング方向を、帯状部5の長手方向に対して30～60度としたことで、得られる巨大磁気抵抗素子の耐強磁界性が良好となる。

【0040】

(磁気センサの製造方法の第一の実施形態)

次に、本発明に係る磁気センサの製造方法の第一の実施形態について説明する。

以下の説明においては、主に、上記の溝8、8、・・・の斜面に形成されたZ軸センサ4を構成する巨大磁気抵抗素子、ビア部、パッド部の作製方法について説明する。

まず、基板1を用意する。この基板1は、上述のように、シリコンなどの半導体基板に磁気センサの駆動回路、信号処理回路などの半導体集積回路、配線層などが予め形成されたものである。

【0041】

図9(a)に示すように、この基板1には、その最上層の配線層の一部をなすビア部Aのアルミニウムなどからなる導体部21aと、パッド部Bのアルミニウムなどからなる導体部21bが設けられている。

【0042】

この基板1上に、まず平坦化膜31を成膜する。この平坦化膜31としては、例えば、プラズマCVD法による厚み300nmの酸化ケイ素膜、厚み600nmのSOG膜、トリエトキシシランを原料として製膜した厚み50nmの酸化ケイ素膜を順次積層したものが用いられる。

【0043】

次に、図9(b)に示すように、ビア部A、パッド部Bの導体部21a、21b上の平坦化膜31をエッチングにより取り除き、それらの導体部21a、21bを開口させる。

【0044】

さらに、図9(c)に示すように、基板1全面にパッシベーション膜32を成膜する。このパッシベーション膜32としては、例えば、プラズマCVD (Chemical Vapor Deposition; 化学気相成長) 法により形成され、下層をなす厚み250nmの酸化ケイ素膜33と、プラズマCVD法により形成され、上層をなす厚み600nmの窒化ケイ素膜34との積層膜などが用いられる。

【0045】

次いで、図9(d)に示すように、ビア部A、パッド部Bの導体部21a、21bの上方に堆積している窒化ケイ素膜34をエッチングにより除去する。この際、酸化ケイ素膜33は残し、窒化ケイ素膜34の除去の範囲は、平坦化膜31の開口幅よりも小さくする。このようにすることにより、ビア部Aおよびパッド部Bの開口部分において、平坦化膜31の端面が露出して、基板1に形成された配線層や半導体集積回路などに水分が侵入することが防止される。

【0046】

次いで、図10(a)に示すように、この上に厚み5 μ m程度のプラズマCVD法による酸化ケイ素からなる厚膜35を形成する。この厚膜35は、後述するように、上記の溝8、8、・・・が形成されるものである。

【0047】

次ぎに、図10(b)に示すように、この厚膜35上に厚み5 μ m程度のレジスト膜36を全面に形成する。

【0048】

次いで、図10(c)に示すように、エッチング処理により、このレジスト膜36の一部を除去して、ビア部Aおよびパッド部Bが開口するとともに、スタンプ法により、レジスト膜36の一部の溝形成部Cを、断面形状が頂部の尖った形状、すなわち、断面形状が頂点(頂部)を境としてジグザグに連続する形状となるように開口する。

【0049】

ここで、スタンプ法により、レジスト膜36の溝形成部Cに開口する工程について説明する。

スタンプ法を用いる場合、予め基板1に最上層の配線層を形成する際に、基板1の向かい合う端部に少なくとも一対の位置決め用のアライメントマークを設けておく。

まず、図11(a)に示すように、厚膜35の全面にレジストを塗布し、レジスト膜36を形成する。

【0050】

この後、レジスト膜36に温度120℃にて、5分間程度の加熱処理を施す。これにより、厚膜35とレジスト膜36との密着性が向上し、後段の工程にて、レジスト膜36に接触させた型を、レジスト膜36から剥離し易くなる。

【0051】

次いで、図11(b)に示すように、コンタクトアライナー(図示略)に、型37を取り付けた後、レジスト膜36が設けられた基板1をコンタクトアライナーの所定位置に配置し、型37を基板1上に設けられたレジスト膜36に対向させる。この際、基板1に設けられたアライメントマークと、型37の基板1に対応する位置に設けられたアライメントマークを合わせて、基板1に対して型37の位置を合わせる。

【0052】

型37は石英などからなり、上述のように、基板1に対応する位置にアライメントマークが設けられている。また、型37の厚膜35の溝形成部Cに相当する位置には、断面形状が頂点(頂部)を境としてジグザグに連続する凸状部37aが複数設けられている。

【0053】

次いで、図11(c)に示すように、型37をレジスト膜36に押し当てる(接触させる)。型37のレジスト膜36に対する接触面(凸状部37aが設けられている側の面)には、レジスト膜36から型37を剥離し易くするために、フッ素樹脂を被覆するなどの表面処理(シリコン処理)を施しておくことが望ましい。

【0054】

この後、レジスト膜36に温度150℃にて、10分程度の加熱処理を施し、レジスト膜36を溶融させ、ビア部Aおよびパッド部Bにおいては、端面を傾斜面とし、溝形成部Cにおいては、凸状部37aの形状に相当する溝を形成する。

なお、レジスト膜36は、室温から温度を上げていくと、150℃付近から、軟化してくる。さらに温度を上げて200℃を超えると、焼き固まる状態になるが、150℃程度では、固化しない。ここでの処理は、レジスト膜36が軟化した状態で型に押し当てることにより、型の形に変形させる。型を押し当てたままレジスト膜36を冷却し、型を外すと、その形が崩れずにレジスト膜36は硬くなる。また、これとは別に、100℃を超えたあたりから、溶媒が揮発し、基板1に対するレジスト膜36の密着性が高くなる。

【0055】

次いで、図11(d)に示すように、レジスト膜36から型37を剥離する。これにより、基板1の上には、型37の凸状部37aの形状に相当する溝36aが形成されたレジスト膜36が設けられる。

【0056】

なお、上記の型37をフォトマスクと一体に設けて、レジスト膜36のパターン形成と、溝36aの形成を同時に行ってもよい。

【0057】

この後、図12(a)に示すように、レジストと酸化ケイ素とのエッチング選択比がほぼ1対1となるような条件にて、レジスト膜36と厚膜35に対してドライエッチングを

行い、厚膜 35 に溝 8、8、・・・を形成すると同時に、ビア部 A およびパッド部 B に薄くなった厚膜 35 を残す。

このドライエッチング条件を、以下の通りとする。

$\text{CF}_4 / \text{CHF}_3 / \text{N}_2 / \text{O}_2 = 60 / 180 / 10 / 100 \text{ sccm}$ 、圧力 = 400 mTorr、RF Power = 750 W、電極温度 15℃、チャンバ温度 15℃とする。

【0058】

このドライエッチングの際に、図 12 (a) に示すように、ビア部 A およびパッド部 B では、その開口の広さがパッシベーション膜 32 の開口の広さよりも大きくならないようにする。

この後、厚膜 35 上に残っているレジスト膜 36 を除去する。

【0059】

これにより、図 12 (a) に示すように、厚膜 35 の溝形成部 C には、溝 8、8、・・・が形成される。さらに、図 12 (b) に示すように、ビア部 A の導体部 21a を覆っている厚膜 35 および酸化ケイ素膜 33 をレジストワーク、エッチングにより取り除き、導体部 21a を露出する。

【0060】

次いで、基板 1 全面に、巨大磁気抵抗素子のバイアス磁石部 6 となるマグネット膜をスパッタリングにより成膜し、レジストワーク、エッチングにより不要部分を除去し、図 12 (c) に示すように、溝 8、8、・・・の斜面上にバイアス磁石部 6 を形成し、これと同時にビア部 A の導体部 21a 上に配線膜 25 を形成し、この配線膜 25 と巨大磁気抵抗素子のバイアス磁石部 6 とを繋ぐ配線層 7 を形成する。

【0061】

このマグネット膜には、先に述べたとおりの多層金属薄膜が用いられる。

この際に、厚膜 35 の平坦面にも、X 軸センサ 2、Y 軸センサ 3 を構成する各巨大磁気抵抗素子のバイアス磁石部 6 とこの配線層 7 も形成する。

【0062】

このバイアス磁石部 6 の形成のためのレジストワークの際に、溝 8 の斜面でのマグネット膜のエッチングを適切に行うため、パターン形成後のレジスト膜に加熱処理を施して、レジスト膜の端面を傾斜面とすることが好ましい。

【0063】

次いで、この上に巨大磁気抵抗素子の帯状部 5 となる巨大磁気抵抗素子膜をスパッタリングにより全面に成膜する。この巨大磁気抵抗素子膜としては、先に述べた通りの多層金属薄膜が用いられる。

さらに、この状態の基板 1 をマグネットアレイ上にセットして、温度 260～290℃にて、3 時間～5 時間の熱処理を施し、巨大磁気抵抗素子膜に対して、ピニング処理を施す。

【0064】

この後、巨大磁気抵抗素子膜に対してレジストワーク、エッチングを行い、不要部分を除去して、図 13 (a) に示すように、溝 8、8、・・・の斜面上に帯状部 5、5、・・・を形成し、巨大磁気抵抗素子を作製する。これにより、Z 軸センサ 4 が完成する。

【0065】

同時にビア部 A の導体部 21a 上に先に形成されたマグネット膜からなる配線膜 25 上にも巨大磁気抵抗素子膜を残し、保護導体膜 26 とする。これにより図 8 に示すビア部 A の構造が得られる。

さらに、これと同時に、厚膜 35 の平坦面にも、帯状部 5 を形成し、巨大磁気抵抗素子を作製する。これにより X 軸センサ 2 と、Y 軸センサ 3 が完成する。

【0066】

次いで、図 13 (b) に示すように、プラズマ CVD 法による厚み 1 μm の窒化ケイ素膜からなるパッシベーション膜 27 を成膜し、さらにこの上にポリイミドからなる保護膜

28を設ける。さらに、この保護膜28、パッシベーション膜27のうち、パッド部Bにある部分を除去し、開口する。

【0067】

次いで、図13(c)に示すように、保護膜28をマスクとして、エッチングを行い、パッド部Bの導体部28を覆っている酸化ケイ素膜33と厚膜35を除去し、パッド部Bの導体部21bを露出させて、目的とする磁気センサを得る。

【0068】

このような磁気センサの製造方法によれば、1枚の基板にX軸センサ2、Y軸センサ3およびZ軸センサ4を作製することができる上に、これと同時にビア部、パッド部も作製することができ、一連の連続したプロセスで小型の三軸磁気センサを一挙に製造することが可能になる。また、レジスト膜36に、厚膜35に形成する溝8、8、・・・の形状に相当する凸状部37aが設けられた型37を押し当てて溝形状を形成することにより、厚膜35のエッチング工程において、所定の溝形状を形成し易くなる。これにより、溝8、8、・・・の斜面をより均一な平坦面とすることができる。したがって、このような斜面に巨大磁気抵抗素子の帯状部が設けられた磁気センサを、Z軸センサの感知軸の向きが揃った、感度の高いものとすることができる。

【0069】

(磁気センサの製造方法の第二の実施形態)

次に、本発明に係る磁気センサの製造方法の第二の実施形態について説明する。

この実施形態は、基板1の上に形成されたレジスト膜36の溝形成部Cに相当する部分に溝を形成する工程に関してのみ、上述の第一の実施形態と異なる。したがって、この工程についてのみ説明する。

【0070】

この実施形態では、図14に示すようなグレーチクルなどのフォトマスク40を用いる。

このフォトマスク40には、図14(a)に示すように、レジスト膜36をなすレジストの解像度以下の微細なパターン41、41、・・・が多数設けられている。この微細なパターン41、41、・・・は、図14(b)に示すように、フォトマスク40において、レジスト膜36に形成される溝の中央に相当する位置から、溝の両端に相当する位置に向かって、単位面積当たりの数(以下、「パターン率」と言うこともある。)が次第に増加するように設けられている。このパターン率の増加の度合いは、目的とする溝形状(溝の斜面の傾き)に応じて、適宜調整される。

【0071】

このようなフォトマスク40を用いて、レジスト膜36を露光すると、パターン率が高い領域は露光され易く、パターン率の少ない領域は露光され難くなる。これにより、現像後のレジスト膜36は、図15に示すように、パターン率に応じて、厚みが大きくなる。その結果、図16に示すように、レジスト膜36には、中央から両端に向かって厚みが次第に増加する溝36aが形成される。

【0072】

以下、上述の第一の実施形態と同様にして、エッチングにより厚膜に溝を形成するなどして、目的とする磁気センサを得る。

【0073】

なお、この実施形態では、フォトマスクを用いたレジスト膜への溝の形成をポジ型のレジストを用いた場合を示したが、本発明はこれに限定されない。本発明にあっては、フォトマスクのパターン率を上述の場合と反対に設定すれば、ネガ型のレジストを用いることもできる。

【0074】

このような磁気センサの製造方法によれば、1枚の基板にX軸センサ2、Y軸センサ3およびZ軸センサ4を作製することができる上に、これと同時にビア部、パッド部も作製することができ、一連の連続したプロセスで小型の三軸磁気センサを一挙に製造すること

が可能になる。また、レジスト膜 36 に対向するように、厚膜に形成する溝に相当する部分に、この溝の中央に相当する位置から、溝の両端に相当する位置に向かって、単位面積当たりの数が次第に増加するように微細なパターン 41、41、・・・が設けられたフォトマスク 40 を配置して、レジスト膜 36 を露光し、現像してレジスト膜 36 に溝形状を形成することにより、厚膜のエッチング工程において、所定の溝形状を形成し易くなる。これにより、溝の斜面をより均一な平坦面とすることができる。したがって、このような斜面に巨大磁気抵抗素子の帯状部が設けられた磁気センサを、Z 軸センサの感知軸の向きが揃った、感度の高いものとすることができる。

【図面の簡単な説明】

【0075】

【図 1】 本発明の磁気センサの一例を示す概略平面図である。

【図 2】 本発明での gmr の例を示す概略平面図である。

【図 3】 本発明での Z 軸センサを構成する gmr の例を示す概略平面図である。

【図 4】 本発明での Z 軸センサを構成する gmr の例を示す概略断面図である。

【図 5】 本発明での Z 軸センサを構成する gmr の例を示す概略斜視図である。

【図 6】 本発明での Z 軸センサを構成する gmr の他の例を示す概略斜視図である。

【図 7】 本発明での各軸センサをなす gmr の結線方法の例を示す説明図である。

【図 8】 本発明の磁気センサのビア部の構造の例を示す概略断面図である。

【図 9】 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。

【図 10】 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。

【図 11】 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。

【図 12】 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。

【図 13】 本発明の磁気センサの製造方法の第一の実施形態を工程順に示す概略断面図である。

【図 14】 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。

【図 15】 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。


【図 16】 本発明の磁気センサの製造方法の第二の実施形態を工程順に示す概略断面図である。

【符号の説明】


【0076】

1・・・基板、2・・・X軸センサ、3・・・Y軸センサ、5・・・帯状部、6・・・バイアス磁石部、7・・・配線層、A・・・ビア部、B・・・パッド部、8・・・溝、21a、21b・・・導体部、25・・・配線膜、27・・・パッシベーション膜、28・・・保護膜、31・・・平坦化膜、32・・・パッシベーション膜、33・・・酸化ケイ素膜、34・・・窒化ケイ素膜、35・・・厚膜、36・・・レジスト膜、37・・・型、40・・・フォトマスク。


【書類名】 図面
【図 1】




【図 2】




【図 3】




【図 4】




【図5】




【図6】




【図 7】



【図 8】




【図 9】




【図 10】


(a)



(b)




(c)




【図 11】


(a)




(b)



(c)




(d)




【図 12】


(a)




(b)



(c)




【図13】




【図 14】


(a)




(b)



【図 15】



【図 16】



【書類名】 要約書

【要約】

【課題】 1枚の基板に3個以上の巨大磁気抵抗素子を配置し、三軸方向の磁界の強さを検知することができる小型の磁気センサを得る。

【解決手段】 基板1上に形成された厚膜の平坦面に、X軸センサを構成する4個のGMR素子2a～2dとY軸センサを構成する4個のGMR素子3e～3hを配置する。Z軸センサは、厚膜の一部をエッチングして形成した複数の溝の斜面に形成した4個のGMR素子4i～4lで構成する。

【選択図】 図1

特願2005-091616

ページ: 1/E

出願人履歴情報

識別番号

[000004075]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住所

静岡県浜松市中沢町10番1号

氏名

ヤマハ株式会社